廣州白云區FPGA設計培訓招生報名_廣州信盈達

  • [原  價] ¥0元
    [關  注] 已有 126364 人關注
  • [開課時間] 常期開班
    [課程類別] IT
  • [課程名稱] 廣州白云區FPGA設計培訓招生報名_廣州信盈達
  • [學習對象] 
  • [上課地點] 廣州市白云區黃石街強盛商務大廈623
  • [咨詢電話] 13800138000
  • [報名咨詢] 在線報名 / 咨詢留言 Q Q咨詢: 
網上優惠價:¥ 0 元
我要報名
  • 課程詳情
  • 相關類似課程
  • 該機構其它課程
培訓課程
本課程結合目前熱門的FPGA技術,由多年開發經驗的工程師授課,系統地介紹了FPGA的基本設計方法.學習FPGA/CPLD概念的基礎上, Altera公司和Xilinx公司主流FPGA/CPLD的結構與特點.本課程在FPGA應用開發方面主要有:初級篇內容包括Verilog HDL語言基礎,Altera公司FPGA設計工具Quartus II軟件綜述,FPGA組合邏輯設計技術等,高級篇內容包括FPGA的硬件設計技術,基于Nios II的SOPC系統設計,NiosII SOPC系統設計實例,系統時序邏輯設計技術以及基于FPGA的IP核設計技術.
課程大綱
第一階段:主要幫助學員了解FPGA系統設計的基礎知識,掌握FPGA最小系統硬件電路設計方法,學會操作QuartusII軟件來完成FPGA的設計和開發. 可1.編程邏輯器件簡介 
2.可編程邏輯器件的發展歷史 
3. FPGA/CPLD的基本結構 
  FPGA的基本結構 
  CPLD的基本結構
FPGA和CPLD的比較 
FPGA/CPLD的設計流程 
4. PLD/FPGA的分類和使用 
5. FPGA關鍵電路的設計(最小電路設計):
     FPGA管腳設計
     下載配置與調試接口電路設計
     高速SDRAM存儲器接口電路設計
     異步SRAM(ASRAM)存儲器接口電路設計
     FLASH存儲器接口電路設計
     開關、按鍵與發光LED電路設計
     VGA接口電路設計
     PS/2鼠標及鍵盤接口電路設計
     RS-232串口
     字符型液晶顯示器接口電路設計
     接口芯片CY7C68013電路設計
     電源電路設計
     復位電路設計
     撥碼開關電路設計
     i2c總線電路設計
     時鐘電路設計
圖形液晶電路設計
第2第二階段:介紹熟練掌握硬件描述語言(Verilog HDL)是FPGA工程師的基本要求.通過本節課程的學習,學員可以了解目前最流行的Verilog HDL語言的基本語法,掌握Verilog HDL語言中最常用的基本語法.通過本節課程學習,學員可以設計一些簡單的FPGA程序,掌握組合邏輯和時序邏輯電路的設計方法.通過實戰訓練,學員可以對Verilog HDL語言有更深入的理解和認識.
硬件描述語言簡介 
Verilog HDL的特點 
Verilog HDL的設計流程簡介 
Verilog模塊的基本概念和結構 
Verilog模塊的基本概念 
Verilog HDL模塊的基本結構 
數據類型及其常量及變量 
運算符及表達式 
算術運算符 
關系運算符 
邏輯運算符
按位邏輯運算符 
條件運算符 
移位運算符 
拼接運算符 
縮減運算符 
條件語句和循環語句 
條件語句
case 語句 
while語句 
for語句 
結構說明語句 
initial語句 
always語句 
task和function語句 
系統函數和任務 
標準輸出任務 
仿真控制任務 
時間度量系統函數
文件管理任務 
小結 
第三階段 Altera FPGA設計
Altera高密度FPGA
主流高端FPGA——Stratix系列 
內嵌高速串行收發器的FPGA Stratix GX系列
Altera的Cyclone系列低成本FPGA 
新型可編程架構 
嵌入式存儲資源 
專用外部存儲接口電路
支持的接口和協議 
鎖相環的實現 
I/O特性
Nios II嵌入式處理器
配置方案 
Altera的MAX II系列CPLD器件 
Quartus II軟件綜述 
Quartus II軟件的特點及支持的器件 
Quartus II軟件的工具及功能簡介 
Quartus II軟件的用戶界面 
設計輸入 
建立工程 
建立設計 
綜合 
布局布線 
仿真
編程與配置 
小結
第四階段:隨著FPGA芯片的性能和密度不斷提高, 基于FPGA產品開發正在逐漸成熟并且在很多領域得到了應用.本階段重點學習在FPGA產品設計核心技術
FPGA的硬件設計技術
基于Nios II的SOPC系統設計
Nios II的SOPC系統的設計實例
系統時序邏輯設計技術
基于FPGA的IP核設計技術
的數據采集系統設計
基于FPGA的硬件回路仿真器設計
第五階段Alter的IP工具
IP的概念
Alter可提供的IP
Alter IP在設計中的作用
使用Alter的基本宏功能
使用Alter的IP核
第六階段:總結答疑,由工程師帶領學員設計項目
質量保障:
 1.每個班提供充足的實踐操作和問題輔導答疑時間.保證人手一臺機、1套實驗器材!
 2.所有班級均采用小班授課,20%理論+60%實戰+20%項目實踐
3.在學習期間均會獲得我公司研發部幾十位資深高級工程師、國際項目經理等的技術支
       持,除正常學習時間外,其他任何時間學員均可前來進行額外實踐
 4.合格頒發證書:全國高新技術人才《FPGA設計》證書
 5.提供一年的的免費技術支持服務.
6.優秀學員可以加入信盈達嵌入式研發中心就職或者兼職參與項目設計
免費在線咨詢/報名——讓學校主動聯系你!

特別提示:您現在咨詢的課程是廣州白云區FPGA設計培訓招生報名_廣州信盈達,如在培訓過程中出現爭議,請通知我們。我們將按照您所留信息為您協調處理。因此請勿必填寫準確有效信息,否則無法保證您的權益。同時在線提交報名,部份課程可享受優惠。

聯 系 人: *
預計參加:*
聯系電話:區號-電話
手機號碼: 電話/手機必填一項
郵箱地址:(可不填)
公司名稱:(可不填)
QQ號碼:(可不填)
所在地址:(可不填)
咨詢留言: *